PATENT ABSTRACTS OF JAPAN

(11) Publication number: 10190442 A

(43) Date of publication of application: 21.07.98

(51) Int. Cl

H03K 19/0948 H03K 19/0185

(21) Application number: 08346028

(22) Date of filing: 25.12.96

(71) Applicant: SH.

SHARP CORP

(72) Inventor:

KIOI KAZUMASA


(54) CMOS LOGIC CIRCUIT

(57) Abstract:

PROBLEM TO BE SOLVED: To prevent logic errors by the influence of an adjacent circuit by cross-connecting the substrate electrode of an NMOS transistor for forming a function circuit to the output node of the other function circuit in a 2N-2P circuit by an adiabatic charging method constituted of the clamp circuit of a PMOS transistor pair and the function circuit of an NMOS transistor pair.

SOLUTION: A power supply line 11 is connected to a pulse power supply ϕand this CMOS logic circuit LOG is operated by the adiabatic charging method. When input IN is at a high level, when the pulse power supply ϕbecomes the high level, the NMOS transistor MN1 of the function circuit FUN1 is conducted and the output /OUT of the output node H02 becomes a low level. Accompanying it, the PMOS transistor MP2 of the clamp circuit CLP is conducted and the output OUT of the output node H01 becomes the high level. The NMOS transistor MN1 is normally ON since the substrate electrode BN1 is connected to the output node HO1.

COPYRIGHT: (C)1998,JPO



(19)日本国特許庁(JP)

H03K 19/0948

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-190442

(43)公開日 平成10年(1998)7月21日

(51) Int.Cl.⁶

設別記号

FI

HO3K 19/094

. . . .

19/0185

19/00

101E

審査請求 未請求 請求項の数5 OL (全 12 頁)

<i>(</i> 21	H	100	番号	ŀ
	<i>/</i> L	-1407		,

特顯平8-346028

(71) 出頭人 000005049

シャープ株式会社

(22)出顧日

平成8年(1996)12月25日

大阪府大阪市阿倍野区長池町22番22号

(72) 発明者 鬼迫 一雅

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内


(74)代理人 弁理士 原 第三

(54) 【発明の名称】 CMOS 論理回路

(57)【要約】

【課題】 一対のPMOSトランジスタMP1, MP2 から成るクランプ回路CLPと、それぞれ少なくとも1つのNMOSトランジスタMN1, MN2を備える2つの関数回路FUN1, FUN2とを備え、パルス電源をによって駆動され、出力ノードHO1, HO2が断熱充電されるCMOS論理回路LOGにおいて、NMOSトランジスタMN1, MN2のローレベル出力時における動作を、回路規模の増大を招くことなく、安定させる。

【解決手段】 SOI構造等の各MOSトランジスタの基板電位を個別に制御できる構造とし、MN1, MN2の基板電極BN1, BN2を出力ノードHO1, HO2にクロス接続し、ローレベル出力時に順方向バイアスを印加する。これによって、両入力ノードHI1, HI2がローレベルとなる「HOLD」動作時においても、ローレベルを出力する側のNMOSトランジスタはノーマリ・オンとなる。



- 1

【特許請求の範囲】

【請求項1】一対のPMOSトランジスタを備え、各PMOSトランジスタのゲート電極は対を成す他方のPMOSトランジスタのドレイン電極にクロス接続され、ソース電極は共にパルス電源に接続されるクランプ回路と、少なくとも1つのNMOSトランジスタを備え、該NMOSトランジスタのゲート電極をそれぞれ入力ノードとし、一端が共通に定電圧源に接続され、他端は対応する前記PMOSトランジスタのドレイン電極にそれぞれ接続されて出力ノードとなる2つの関数回路とを含むてMOS論理回路において、

前記2つの関数回路をそれぞれ構成しているNMOSトランジスタの基板電極は、他方の関数回路の出力ノードにクロス接続されることを特徴とするCMOS論理回路。

【請求項2】前記クランプ回路の各PMOSトランジスタの基板電極は、それぞれのゲート電極と接続されることを特徴とする請求項1記載のCMOS論理回路。

【請求項3】前記クランプ回路の各PMOSトランジスタの基板電極は、前記パルス電源と接続されることを特 20 徴とする請求項1記載のCMOS論理回路。

【請求項4】基板がSOI構造であることを特徴とする 請求項1~3のいずれかに記載のCMOS論理回路。

【請求項5】基板上で各MOSトランジスタが、2重拡 散領域と絶縁物とによって相互に電気的に分離されてい ることを特徴とする請求項1~3のいずれかに記載のC MOS論理回路。

【発明の詳細な説明】

[0001]

 $E = \int_{0}^{T} R I^{*} dt = \int_{0}^{T} R \left[C \frac{dV}{dt} \right]^{*} dt \qquad \dots (1)$

【0006】で与えられる。ただし、Tはこの過程に要する時間であり、V(t)は容量の電圧特性である。 【0007】ここで、電圧の勾配が線形であり、かつR, Tが定数で、T≫RCであるとすると、前記式1は※

$$E = \frac{1}{2} \cdot CV^2 \cdot \frac{2RC}{T}$$

【0009】なお、前記電圧の勾配が正弦波である場合には、上記式2に係数 π^2 /8が掛る。

【0010】上記式2は、Tを無限大に大きくすると、 ノードの容量を充電するのに必要な電力を零にできるこ とを示している。このように準静的に充電する方法が前 記断熱充電法であり、該断熱充電法での消費電力に関す る点は、CMOSの標準的な充電方法では、時間に対し て無関係、すなわちRC定数に無関係に、前述のように (1/2) ×CV² の電力を消費する点とは大きく異なっている。

【0011】たとえば図7で示すようなCMOSインバータの場合、入力ノードKIへの入力INを図8(a)

*【発明の属する技術分野】本発明は、CMOS集積回路内に形成される論理回路に関し、特に低消費電力な断熱充電法を利用するCMOS構成の論理回路に関する。 【0002】

【従来の技術】断熱充電論理回路は、Seitz,C.L.,Frey,A.H.,Mattisson,S.,Rabin,S.D.,Speck,D.A.,and van de Snepscheut,J.L.A.: "Hot-Clock nMOS," Proceedings of the1985 Chapel Hill Conference on VLSI,pp.1-17 (Computer Science Press,1985)によって提案されたMOS集積論理回路の低消費電力化の手法である。以下に、この断熱充電法について説明する。

【0003】標準的なCMOS回路では、或るノードの電圧を充電するにあたって、電源に接続されたスイッチであるMOSFETを閉じると、ノードの容量Cが完全に充電されるまで、スイッチの抵抗によって、該スイッチによる電位差をVとすると、(1/2)×CV²の電力が消費される。しかしながら、ノードの電位が電源電位と等しければ、電源とノードとが接続されても、前記スイッチには電流が流れず、電力消費もなくなる。

【0004】したがって、電源電圧を、スイッチ抵抗Rとノードの容量Cとの時定数RCに比べて比較的ゆっくりと上昇させると、スイッチによる電位差を小さくして、ノードの電位を電源電圧と同様に上昇させて近い値に保つことができる。このようにして、ノードの電位を電源に対して均衡させ、容量を断熱的に充電することができる。このとき、スイッチの抵抗で生じる消費電力は、

【0005】 【数1】

※下式で近似される。 【0008】

【数2】

... (2)

で示すように変化するとき、出力ノードKOからの出力 40 OUT は、図8(b)で示すように変化する。すなわち、入力INが時刻t11においてローレベルに立下がると、PMOSトランジスタQPが導通し、NMOSトランジスタQNが遮断し、出力ノードKOは、PMOSトランジスタQPを介して、電源ライン1から参照符I1で示す充電電流によって充電され、前記電源ライン1が接続される電源電位Vddまで充電される。

【0012】これに対して、前記入力INが時刻t12 においてハイレベルに立上がると、PMOSトランジス タQPは遮断し、NMOSトランジスタQNは導通し、 出力ノードKOの電荷は、NMOSトランジスタQNを 介する電源ライン2への放電電流 I 2によって放電され る。

【0013】したがって、このような通常の充電方法で は、図9において、参照符α1で示す一定の電源電位V d d と、参照符α2で示す出力ノードKOの電位との間 の電位差V1がスイッチングによる損失の原因となる。 これに対して、前述の断熱充電法では、電源電位は参照 符α3で示すように変化し、これに追従して出力ノード KOの電位も参照符α4で示すように変化し、損失は参 照符V2で示す電位差に対応した僅かな値となる。

【0014】近年、このような断熱充電法を利用したM OSトランジスタ回路が盛んに考案されている。たとえ ば、Moon, Y., and Jeong, D.-K,: "Efficient Charge Reco veryLogic,"1995 Symposium on VLSI Circuits Digest of Technical Papers,pp.129-130,May 1995. ならびにK ramer, A., Denker, J.S., Flower, B., and Moroney, J.: "2nd Order Adiabatic Computation with 2N-2P and 2N-2N2 P Logic Circuits, "Porc.Int.Symp.Low Power Design,p p.191-196,Dana Point,April 1995.では、図10で示す ような典型的な従来技術のCMOS論理回路FOが示さ れている。

【0015】このCMOS論理回路FOは、ECRL(E fficient Chargy Recovery Logic)回路、または2N-2 P回路と称されるインバータ/バッファである。この CMOS論理回路FOは、大略的に、電源ライン1,2 間に、PMOSトランジスタQP1とNMOSトランジ スタQN1とから成る直列回路と、PMOSトランジス タQP2とNMOSトランジスタQN2とから成る直列 回路とが並列に介在されて構成されている。

【0016】NMOSトランジスタQN1, QN2のゲ 30 ート電極は、第1および第2の入力ノードKI1, KI 2とそれぞれ接続され、NMOSトランジスタQN1側 には入力 I N+ が与えられ、NMO SトランジスタQN 2側には前記入力 I N+ から位相のずれた入力 I N- が 与えられる。PMOSトランジスタQP2のドレイン電 極とNMOSトランジスタQN2のドレイン電極との接 続点は、第1の出力ノードKO1となり、出力OUT+ を出力するとともに、この出力OUT+ は、クロス接続 されるPMOSトランジスタQP1のゲート電極に与え られる。同様に、PMOSトランジスタQP1のドレイ 40 ン電極とNMOSトランジスタQN1のドレイン電極と の接続点は、第2の出力ノードKO2となり、出力OU T- を出力し、該出力OUT- はまた、クロス接続され るPMOSトランジスタQP2のゲート電極に与えられ る。電源ライン1は、出力電圧レベルが接地レベルと所 定のハイレベルVddとの間で変化するパルス電源φに 接続され、電源ライン2は、接地レベルの定電圧源に接 .続されている。

【0017】図11は、上述のように構成されたCMO S論理回路FOの動作を示す波形図である。このCMO 50

S論理回路FOでは、「RESET」「WAIT」「E VALUATE」「HOLD」の4つの動作によって、 1周期の動作が構成されている。図10における、入力 IN⁺、入力IN⁻、パルス電源φ、出力OUT⁺ およ び出力OUT の各波形は、それぞれ図11(a)、図 11 (b)、図11 (c)、図11 (d) および図11 (e) に対応している。

【0018】まず、「RESET」動作では、パルス電 源φの出力電圧レベルがハイレベルからローレベルに引 下げられて、出力ノードKO1, KO2のデータが消去 される。次に、「WAIT」動作では、前記パルス電源 φの出力電圧レベルがローレベルのままで、いずれか一 方の入力ノード、この図10の例では、入力ノードKI 1への入力 I N+ がハイレベルに引上げられる。

【0019】こうして、入力状態が確定すると、「EV ALUATE」動作が行われ、パルス電源φがハイレベ ルに引上げられる。このとき、前述のように入力 I N+ がハイレベルであり、入力IN- はローレベルであるの で、NMOSトランジスタQN1が導通し、NMOSト ランジスタQN 2が遮断しており、PMOSトランジス タQP2が導通し、出力OUT+が前記パルス電源φの 出力電圧レベルの上昇に伴って上昇してゆく。またこの とき、MOSトランジスタQN2, QP1は遮断したま まであり、出力OUT はローレベルのままとなる。

【0020】このようにして、出力ノードKO1、KO 2の電位が確定すると、「HOLD」動作が行われ、入 カノードKI1, KI2がともにローレベルに引下げら れて、入力データの消去が行われる。PMOSトランジ スタQP1, QP2のゲート電極は、前述のように出力 ノードKO1, KO2とクロス接続されており、したが って入力 I N+ , I N- を消去すると、NMO S トラン ジスタQN1, QN2はともに遮断するけれども、出力 ノードKO1のハイレベルは保持され、出力ノードKO 2のローレベルは、接地電源と遮断されてダイナミック に保持される。

【0021】次の周期では、同様に「RESET」動作 の後、「WAIT」動作では、入力IN- が引上げら れ、入力 I N+ はローレベルのままとされる。これによ って、「HOLD」動作では、出力OUT がハイレベ ルに保持され、OUT+ はローレベルとなる。このよう にして、インバータ/バッファ動作が実現される。

【0022】上述のように構成されたCMOS論理回路 FOは、関数回路であるNMOSトランジスタQN1, QN2を、複数の素子の直列および/または並列構成と することによって、所望とする任意の組合わせ論理を出 力することができる単位論理回路に構成することができ る。また、図12で示すように、前記図10で示すイン バータ/バッファを単位論理回路として、複数段カスケ ード接続した順序回路が、レジスタなどとして使用され ている。

【0023】この図12で示す例では、インバータ/バ ッファF1, F2, F3, F4は、それぞれ相互に位相 が1/4 周期だけずれたパルス電源 ϕ 1, ϕ 2, ϕ 3, φ4によって駆動される。パルス電源φ3,φ4は、パ ルス電源 φ 1, φ 2 とそれぞれ逆位相でよく、φ 3 = / ϕ 1, ϕ 4 = $/\phi$ 2 となっている。第1段目のインバー タ/バッファF1には、前記入力IN+, IN- が与え られ、後続の各インバータ/バッファF2, F3, F4 へは、前段のインバータ/バッファF1, F2, F3か らの出力がそれぞれ与えられる。最終段のインバータ/ バッファF4からは、前記出力OUT+, OUT-が出 力される。

【0024】図13に、各パルス電源φ1,φ2,φ 3, φ4の動作波形図を示す。また、前記図13におけ る各時刻t0, t1, t2, …でのインバータ/バッフ ァF1~F4の動作を図14で示す。この図14におい て、「#1」は、第1周期目のデータを表し、「#2」 は第2周期目のデータを表す。このように、データ「# 1」「#2」…は、パルス電源φ1~φ4に同期して、 1/4周期毎に、順次、後段側にシフトされてゆく。 [0025]

【発明が解決しようとする課題】上述のような従来技術 のCMOS論理回路FOでは、NMOSトランジスタQ N1, QN2のいずれかが導通して、出力ノードKO2 またはKO1がローレベルに保持される。したがって、 前述のように「HOLD」動作時に入力ノードKI1, KI2がともにローレベルとなって、該NMOSトラン ジスタQN1, QN2が遮断すると、出力ノードKO2 またはKO1のうち、ローレベルを出力すべき側のノー ドは、ダイナミックに保持されているだけであり、隣接 30 回路等の影響を受け易いという問題がある。

【0026】したがって、前記図12で示すシフトレジ スタなどのように、カスケード接続されている各論理回 路が、隣接回路の論理の切換わりの影響を受けて不安定 になり、論理エラーが発生してしまうという問題があ る。このため、回路設計にあたって、別の位相、すなわ ち異なるパルス電源で駆動される回路同士を隣接配置し ないようにするなどの制約が生じるという問題がある。

【0027】また、前記CMOS論理回路FOでは、図 15で示すように、NMOSトランジスタQN1ではp ウェル5との間に、PMOSトランジスタQP1ではn ウェル6との間に、参照符D1, D2で示すようなpn ダイオードがそれぞれ寄生する。

【0028】このため、出力ノードKO2がローレベル を出力している状態で、「RESET」動作が行われる と、その初期状態では、パルス電源φはハイレベルであ り、入力ノードKI1はローレベルであるので、PMO SトランジスタQP1のドレイン-nウェル6間のpn ダイオードD2は逆方向バイアスされて、これらの間の 接合容量に電荷が蓄積される。これに対して、NMOS 50

トランジスタQN1のドレインーpウェル5間のpnダ イオードD1は、両端子間が同電位となって、それらの 間の接合容量には、電荷は蓄積されない。

【0029】したがって、「RESET」動作によっ て、パルス電源φがハイレベルからローレベルに引下げ られると、pnダイオードD2の接合容量に蓄えられて いた電荷がpnダイオードD1の接合容量に分配され、

出力ノードKO2の電位は、定電圧源である接地レベル よりも低い負の値となってしまい、再充電のときに余分 な電力消費を生じてしまうという問題もある。

【0030】このような問題を解決するための他の従来 技術はまた、前記Kramerらの文献において、2N-2N 2 P回路として提案されている。図16は、そのような 他の従来技術のCMOS論理回路F10の電気回路図で ある。このCMOS論理回路F10において、前述の図 10で示すCMOS論理回路F0に類似し、対応する部 分には同一の参照符号を付してその説明を省略する。こ のCMOS論理回路F10では、NMOSトランジスタ QN1, QN2と並列に、それぞれNMOSトランジス 20 タQN3, QN4が設けられており、NMOSトランジ スタQN3のゲート電極は前記PMOSトランジスタQ P1のゲート電極、すなわち出力ノードKO1と接続さ れ、NMOSトランジスタQN4のゲート電極はPMO SトランジスタQP2のゲート電極、すなわち出力ノー ドKO2と接続されている。

【0031】したがって、「HOLD」動作によって、 たとえば出力ノードKO1がハイレベルに保持されると き、NMOSトランジスタQN3が導通して、入力IN + がローレベルとなっても、出力ノードKO2をローレ ベルに安定して保持する。このようにして、入力Ⅰ N+, IN- がともにローレベルとなっても、ローレベ ル側の出力が安定するように構成されている。

【0032】また、出力ノードKO2またはKO1から の出力OUT- またはOUT+ がローレベルである状態 で、「RESET」動作が行われるときには、それぞれ NMOSトランジスタQN3またはQN4が導通してい るので、前述の図15で示すような電荷の蓄積が生じる ことなく、不所望な電力消費を抑制することもできる。

【0033】しかしながら、このような構成のCMOS 論理回路F10では、前述のような隣接回路からの影響 がなくなって設計の自由度を向上することができるけれ ども、単位論理回路当り、2つのNMOSトランジスタ QN3, QN4が増加してしまい、該CMOS論理回路 F10の場合には、回路規模が6/4倍に増大してしま うという問題がある。

【0034】本発明の目的は、回路規模の増大を招くこ となく、安定した動作を実現することができるCMOS 論理回路を提供することである。

[0035]

【課題を解決するための手段】請求項1の発明に係るC

MOS論理回路は、一対のPMOSトランジスタを備え、各PMOSトランジスタのゲート電極は対を成す他方のPMOSトランジスタのドレイン電極にクロス接続され、ソース電極は共にパルス電源に接続されるクランプ回路と、少なくとも1つのNMOSトランジスタを備え、該NMOSトランジスタのゲート電極をそれぞれ入力ノードとし、一端が共通に定電圧源に接続され、他端は対応する前記PMOSトランジスタのドレイン電極にそれぞれ接続されて出力ノードとなる2つの関数回路とを含むCMOS論理回路において、前記2つの関数回路をそれぞれ構成しているNMOSトランジスタの基板電極は、他方の関数回路の出力ノードにクロス接続されることを特徴とする。

【0036】上記の構成によれば、前記2つの関数回路が、たとえば1つのNMOSトランジスタでそれぞれ構成されるとき、該CMOS論理回路は前記2N-2P回路と称される基本回路となり、断熱充電法が使用されて低消費電力動作が可能となる。このようなCMOS論理回路において、NMOSトランジスタの基板電極を、他方の関数回路の出力ノードにクロス接続する。

【0037】したがって、前記パルス電源をハイレベルとしたまま、入力をともにローレベルとする「HOLD」動作時に、ローレベルを出力すべきNMOSトランジスタの基板にはハイレベルが与えられ、該NMOSトランジスタは順方向バイアスされてノーマリ・オン特性となっており、導通状態を保持する。これによって、NMOSトランジスタの増加を招くことなく、すなわち回路規模の増大を招くことなく、隣接回路の影響による論理エラーを防止することができる。

【0038】また請求項2の発明に係るCMOS論理回 30 路では、前記クランプ回路の各PMOSトランジスタの 基板電極は、それぞれのゲート電極と接続されることを 特徴とする。

【0039】上記の構成によれば、PMOSトランジスタの閾値電圧を低くすることができ、低電圧動作が可能となる。

【0040】さらにまた請求項3の発明に係るCMOS 論理回路では、前記クランプ回路の各PMOSトランジ スタの基板電極は、前記パルス電源と接続されることを 特徴とする。

【0041】上記の構成によれば、PMOSトランジスタの閾値電圧は高くなるけれども、パルス電源から定電圧源への直流電流が流れにくくなり、電力消費をさらに低減することができる。

【0042】また請求項4の発明に係るCMOS論理回路は、基板がSOI構造であることを特徴とする。

【OO43】上記の構成によれば、各MOSトランジス ノードHO1は前記PMOSトランシタを絶縁分離することができるSOI(Silicon On Ins h電極にクロス接続されている。PMulator)構造とすることによって、前記請求項1で示す MP1、MP2のゲート電極はまた、ようなNMOSトランジスタの基板電極への順方向バイ 50 極BP1、BP2と接続されている。

アスの印加が可能となる。

【0044】さらにまた請求項5の発明に係るCMOS 論理回路は、基板上で各MOSトランジスタが、2重拡 散領域と絶縁物とによって相互に電気的に分離されてい ることを特徴とする。

【0045】上記の構成によっても、各MOSトランジスタが絶縁分離されているので、前記請求項1で示すようなNMOSトランジスタの基板電極への順方向バイアスの印加が可能となる。

0 [0046]

【発明の実施の形態】本発明の実施の第1の形態について、図1~図4および前記図11に基づいて説明すれば以下のとおりである。

【0047】図1は、本発明の実施の第1の形態のCMOS論理回路LOGの電気回路図である。このCMOS論理回路LOGは、単位論理回路であり、前記図12で示すようなカスケード接続などによって、多数組合わせられて、入出力間で所望とする論理が得られるように、集積回路基板上に形成される。このCMOS論理回路LOGは、大略的に、クランプ回路CLPと、2つの関数回路FUN1, FUN2とを備えて構成されている。

【0048】前記クランプ回路CLPは、一対のPMOSトランジスタMP1、MP2を備えて構成されている。また、この図1で示すCMOS論理回路LOGは、論理回路の一例としてインバータ/バッファを示すものであり、したがって関数回路FUN1、FUN2は、それぞれ1個のNMOSトランジスタMN1、MN2を備える基本的な回路構成で実現されている。

【0049】前記PMOSトランジスタMP1、MP2のソース電極は、共通に電源ライン11に接続されており、この電源ライン11は、前記断熱充電法を実現するためのパルス電源φに接続されている。一方、NMOSトランジスタMN1、MN2のゲート電極は、それぞれ入力ノードHI1、HI2に接続され、入力IN、/INが入力される。また、NMOSトランジスタMN1、MN2のソース電極には、電源ライン12を介して、定電圧源となる接地レベルが共通に印加される。

【0050】PMOSトランジスタMP1のドレイン電極とNMOSトランジスタMN1のドレイン電極とは、相互に接続されて出力ノードHO2となり、該出力ノードHO2からは出力/OUTが出力され、また該出力ノードHO2は前記PMOSトランジスタMP2のゲート電極にクロス接続されている。同様に、PMOSトランジスタMN2のドレイン電極とNMOSトランジスタMN2のドレイン電極とは、相互に接続されて出力ノードHO1となり、出力OUTを導出するとともに、該出力ノードHO1は前記PMOSトランジスタMP1のゲート電極にクロス接続されている。PMOSトランジスタMP1、MP2のゲート電極はまた、それぞれの基板電極BP1、BP2と接続されている。

【0051】したがって、入力INがハイレベルである 状態で、パルス電源φがハイレベルとなると、NMOS トランジスタMN 1が導通し、出力/OUTがローレベ ルとなる。これによって、PMOSトランジスタMP2 が導通して、出力OUTがハイレベルとなる。これに対 して、入力/INがハイレベルである状態で、前記パル ス電源 ϕ がハイレベルとなると、NMOSトランジスタ MN 2が導通し、出力OUTがローレベルとなる。これ によって、PMOSトランジスタMP1が導通し、出力 /OUTがハイレベルとなる。

【0052】注目すべきは、本発明では、NMOSトラ ンジスタMN1の基板電極BN1は、PMOSトランジ スタMP1のゲート電極、すなわち前記出力ノードHO 1と接続され、出力OUTがハイレベルとなるときに、 順方向バイアスが印加されることである。また同様に、 NMOSトランジスタMN2の基板電極BN2は、PM OSトランジスタMP2のゲート電極、すなわち出力ノ ードHO2と接続され、出力/OUTがハイレベルであ るときには、順方向バイアスが印加される。

【0053】前記NMOSトランジスタMN1, MN2 は、前記基板電極BN1, BN2がローレベル(接地レ ベル)のときには、図2において、参照符β1で示すよ うに、ノーマリ・オフ型のトランジスタ特性を示し、か つハイレベル、すなわち前記パルス電源φのピーク電圧 Vddのときには、参照符β2で示すように、ノーマリ ・オン型のトランジスタ特性を示すように、閾値電圧が 調整されている。

【0054】このように構成されたCMOS論理回路L OGの動作は、前述の図11で示すようになる。図1に おける、入力IN、入力/IN、パルス電源φ、出力〇 UTおよび出力/OUTの各波形は、それぞれ図11 (a)、図11(b)、図11(c)、図11(d)お よび図11 (e) に対応している。

【0055】まず、「RESET」動作によって、パル ス電源φがローレベルに引下げられ、これによってハイ レベル側の出力(図11の例では出力OUTである図1 1 (d)) もローレベルに引下げられ、出力データが消 去される。「WAIT」動作時には、パルス電源φはロ ーレベルのままで、入力IN,/INのいずれか一方 (図11の例では入力 INである図11(a))が引上 40 げられ、入力がハイレベルに確定すると、「EVALU ATE」動作によって、ハイレベル側の入力が保持され たままで、パルス電源φの電圧が引上げられる。これに 伴って、ハイレベル側となる出力(図11の例では出力 OUTである図11(d))がハイレベルに引上げら れ、出力が確定すると、「HOLD」動作によって、入 カIN, /INがともにローレベルとされて、入力が消 去されても、ハイレベル側の出力を保持しままとなる。 【0056】上述のような動作時において、本発明で は、「HOLD」動作時に、NMOSトランジスタMN 50 MP1とそれぞれ同様の構造で実現することができる。

10

1またはMN2のうち、ローレベルを出力すべき側、た とえばMN1の基板電極BN1には、出力OUTのハイ レベルが与えられることになり、前記図2から、該NM OSトランジスタMN1の特性がノーマリ・オン型とな って、出力/OUTをローレベルに安定して固定する。 【0057】したがって、単位論理回路である該CMO S論理回路LOGが多数設けられるなどしても、隣接す る論理回路からの影響を受けることなく、安定した動作 を行うことができるようになり、回路設計の自由度を向 上することができる。また、このようにローレベル側の 出力を接地電位に固定するにあたって、前述の図16で 示すCMOS論理回路F10ではNMOSトランジスタ QN3, QN4が必要であったのに対して、本発明では 前記2N-2P回路のままであり、トランジスタ数、す なわち回路規模の増大を招くこともない。

【0058】さらにまた、PMOSトランジスタMP 1, MP2の基板電極BP1, BP2は、それぞれのゲ ート電極と接続されているので、閾値電圧を低く抑える ことができ、動作電圧を低くすることができる。

【0059】なお、本発明は、各MOSトランジスタM P1, MP2; MN1, MN2の基板電位を個別に制御 する必要があるので、たとえば図3や図4で示す構造で 実現することができる。

【0060】図3は、本発明に従うCMOS論理回路L OGを実現するための一構造例を説明するための断面図 である。この構造は、SOI構造と称される構造であ り、図3ではMOSトランジスタMN1, MP1付近を 示している。代表的なSOI構造基板であるSIMOX 基板では、シリコン基板21の表面に酸素が注入され、 さらに熱処理されて絶縁層22が形成され、この絶縁層 22内にエッチングによって形成した空間に、低濃度の SOIボディ(p) 23およびSOIボディ(n) 24 が形成される。

【0061】SOIボディ(p) 23には、高濃度の注 入 (n⁺) によって、ソース領域SN1およびドレイン 領域DN1が形成されるとともに、基板電極BN1が引 出される。ソース領域SN1とドレイン領域DN1との 間のチャネル領域上には、図示しない誘電体層を介し て、ゲート電極GN1が形成され、こうしてNMOSト ランジスタMN 1が形成される。

【0062】同様に、SOIボディ(n)24に、高濃 度の注入 (p+) によって、ソース領域 SP1 およびド レイン領域DP1が形成されるとともに、基板電極BP 1が引出される。前記ソース領域SP1とドレイン領域 DP1との間のチャネル領域上には、誘電体層を介して ゲート電極GP1が形成され、こうしてPMOSトラン ジスタMP1が形成される。前記NMOSトランジスタ MN2およびPMOSトランジスタMP2は、これらN MOSトランジスタMN1およびPMOSトランジスタ 【0063】また、図4の構造は、本件出願人が先に特願平8-170072で提案した構造であり、シリコン基板31の表面において、まずNMOSトランジスタMN1領域にはディープロウェル32が形成され、これに対して、PMOSトランジスタMP1領域にはディープロウェル33が形成される。これらのウェル32、33上には、それぞれシャローロウェル34およびシャローロウェル35が形成され、該シャローロウェル34およびシャローロウェル35がそれぞれNMOSトランジスタMN1およびPMOSトランジスタMP1の基板となりる。

【0064】シャロー Pウェル34上には、前記ソース 領域SN1、ドレイン領域DN1および基板電極BN1 ならびにゲート電極GN1等が形成され、シャロー nウェル35上には、ソース領域SP1、ドレイン領域DP 1および基板電極BP1ならびにゲート電極GP1等が 形成される。各MOSトランジスタMN1、MP1は、 それらの外周部分に形成されたトレンチ36によって絶 縁分離を実現する、いわゆるトレンチ分離によって、相 互間の良好な絶縁が保たれている。前記ディープ nウェ 20 ル32およびディープ Pウェル33には、それぞれシャロー Pウェル34およびシャロー nウェル35の電位が 変化しても、常に逆バイアス状態が維持されるように、 図示しない電極から、それぞれハイレベルおよびローレ ベルに対応する電位が与えられている。

【0065】なお、本発明では、NMOSトランジスタ MN1, MN2の基板電極BN1, BN2に順方向バイアスを印加するので、ハイレベルとローレベルとの電位差、すなわち前記Vddは、0.6 V程度以下とする必要がある。

【0066】本発明の実施の第2の形態について、図5に基づいて説明すれば以下のとおりである。

【0067】図5は、本発明の実施の第2の形態のCMOS論理回路LOGaの電気回路図である。このCMOS論理回路LOGaは、前述のCMOS論理回路LOGに類似し、対応する部分には同一の参照符号を付してその説明を省略する。このCMOS論理回路LOGaでは、クランプ回路CLPaを構成するPMOSトランジスタMP1a, MP2aの基板電極BP1, BP2は、それぞれのソース電極と接続されている。

【0068】したがって、関値電圧を高く設定する必要が生じるけれども、これによってゲートと基板との間の接続がなくなり、ソースのpn接合を介した直流電流が流れなくなり、パルス電源φから接地電位への直流電流を流れにくくすることができ、電力消費を低減することができる。

【0069】本発明の実施の第3の形態について、図6に基づいて説明すれば以下のとおりである。

【0070】図6は、本発明の実施の第3の形態のCM OS論理回路LOGbの電気回路図である。このCMO 50 12

S論理回路LOGbは、前述のCMOS論理回路LOGに類似し、対応する部分には同一の参照符号を付してその説明を省略する。このCMOS論理回路LOGbでは、関数回路FUN1b, FUN2bは、それぞれ2つのNMOSトランジスタMN11, MN12; MN21, MN22を備えて構成されており、関数回路FUN1b側ではこれらは相互に直列に接続され、関数回路FUN2b側では相互に並列に接続される。

【0071】NMOSトランジスタMN11, MN12 のゲート電極は、それぞれ入力ノードHI11, HI1 2となり、入力A, Bが与えられる。また、これらのN MOSトランジスタMN11, MN12の基板電極BN 11, BN12には、前記出力ノードHO1から順方向 バイアスが与えられる。これに対して、NMOSトラン ジスタMN21, MN22のゲート電極はそれぞれ入力 ノードHI21, HI22となり、入力/A, /Bが与 えられる。また、NMOSトランジスタMN21, MN 22の基板電極BN21, BN22には、前記出力ノー ドHO2から順方向バイアスが与えられる。

【0072】したがって、入力AまたはBの少なくともいずれか一方がローレベルであるときには、出力ノードHO1からの出力OUTはローレベルとなり、出力ノードHO2からの出力/OUTはハイレベルとなる。これに対して、入力A、Bがともにハイレベルであるときには、出力OUTはハイレベルとなり、出力/OUTはローレベルとなる。このようにして、NAND/NOR動作を実現することができ、関数回路の構成によって所望とする論理を実現することができる。

[0073]

30

【発明の効果】請求項1の発明に係るCMOS論理回路は、以上のように、クランプ回路と、少なくとも1つのNMOSトランジスタを備える2つの関数回路とを含み、パルス電源で駆動されて断熱充電法が使用される低消費電力動作が可能なECRL回路または2N-2P回路と称されるCMOS論理回路において、NMOSトランジスタの基板電極を、他方の関数回路の出力ノードにクロス接続する。

【0074】それゆえ、前記パルス電源をハイレベルとしたまま、入力をともにローレベルとする「HOLD」動作時に、ローレベルを出力すべきNMOSトランジスタの基板は順方向バイアスされてノーマリ・オンとなり、導通状態を保持する。これによって、NMOSトランジスタの増加を招くことなく、すなわち回路規模の増大を招くことなく、隣接回路の影響による論理エラーを防止することができる。

【0075】また請求項2の発明に係るCMOS論理回路は、以上のように、クランプ回路の各PMOSトランジスタの基板電極を、それぞれのゲート電極と接続する。

【OO76】それゆえ、PMOSトランジスタの閾値電

圧を低くすることができ、低電圧動作が可能となる。 【0077】さらにまた請求項3の発明に係るCMOS 論理回路は、以上のように、クランプ回路の各PMOS トランジスタの基板電極をパルス電源と接続する。

【0078】それゆえ、PMOSトランジスタの閾値電圧は高くなるけれども、パルス電源から定電圧源への直流電流が流れにくくなり、電力消費をさらに低減することができる。

【0079】また請求項4の発明に係るCMOS論理回路は、以上のように、基板をSOI構造とする。

【0080】それゆえ、各MOSトランジスタを絶縁分離することができ、前記請求項1で示すようなNMOSトランジスタの基板電極への順方向バイアスの印加が可能となる。

【0081】さらにまた請求項5の発明に係るCMOS 論理回路は、以上のように、各MOSトランジスタを、 2重拡散領域と絶縁物とによって相互に電気的に分離する。

【0082】それゆえ、各MOSトランジスタを絶縁分離することができ、前記請求項1で示すようなNMOSトランジスタの基板電極への順方向バイアスの印加が可能となる。

【図面の簡単な説明】

【図1】本発明の実施の第1の形態のCMOS論理回路の電気回路図である。

【図2】NMOSトランジスタの動作特性を説明するためのグラフである。

【図3】図1で示すCMOS論理回路の具体的な一構造例を説明するための該CMOS論理回路の一部分の断面図である。

【図4】図1で示すCMOS論理回路の具体的な他の構造例を説明するための該CMOS論理回路の一部分の断面図である。

【図5】本発明の実施の第2の形態のCMOS論理回路の電気回路図である。

【図6】本発明の実施の第3の形態のCMOS論理回路の電気回路図である。

【図7】CMOSインバータの充放電動作を説明するための電気回路図である。

【図8】図7で示すCMOSインバータの動作を説明するための波形図である。

【図9】通常の充電方法と断熱充電法との違いを説明す

るためのグラフである。

【図10】前記断熱充電法を用いる典型的な従来技術の CMOS論理回路の電気回路図である。

14

【図11】図1ならびに図10および図12で示すCMOS論理回路の動作を説明するための波形図である。

【図12】図10で示すCMOS論理回路を用いて構成されるシフトレジスタの電気回路図である。

【図13】図12で示すシフトレジスタの動作を説明するためのパルス電源の波形図である。

0 【図14】図12で示すシフトレジスタの動作を説明するための各インバータ/バッファの動作状態を示す図である。

【図15】図10で示すCMOS論理回路の問題点を説明するための一部分の断面を模式的に示す図である。

【図16】他の従来技術のCMOS論理回路の電気回路 図である。

【符号の説明】

11 電源ライン

12 電源ライン

0 21 シリコン基板

22 絶縁層

23 SOIボディ(p)

24 SOIボディ(n)

31 シリコン基板

32 ディープnウェル

33 ディープpウェル

34 シャローpウェル

35 シャローnウェル

BP1, BP2; BN1, BN2 基板電極

30 CLP, CLPa クランプ回路

FUN1, FUN2; FUN1b, FUN2b 関数回路

HI1, HI2; HI11, HI12, HI21, HI

22 入力ノード

HO1, HO2 出力ノード

LOG, LOGa, LOGb CMOS論理回路

MN1, MN2; MN11, MN12, MN21, MN 22


NMOSトランジスタ


40 MP1, MP2; MP1a, MP2a PMOSトラ ンジスタ

φ パルス電源


【図1】

[図2]







【図7】




[図3]




[図4]




【図5】




[図6]




【図8】




【図9】




【図10】



【図13】




【図11】




[図14]

	F1	F2	F 3	F4
$t_0 \rightarrow t_1$	WAIT (#1)	RESET	•	•
t ₁ → t ₂	EVALUATEUM)	WAIT MI)	RESET	•
tz+t3	HOLD(#1)	EVALUATE(#1)	WAIT (#1)	RESET
ty→t4	RESET(#1)	HOLD(#1)	EVALUATE (M)	WAIT (HI)
t4→t5	WAIT (#2)	RESET (#1)	HOLD(#1)	EVALUATE(#1)
15→16	•	WAIT(#2)	RESET(#1)	HOLD (#1)
te→t7	•	•	WAIT (#2)	RESET(#1)
t7→t8	•	•	•	WAIT(#2)

【図12】



【図16】



[図15]

